SIA. Sistema d'Informació Acadèmica

EI1060 - Disseny de Sistemes Digitals

Curs 4 - Semestre 1

Temari

Temari

Temari Teòric
1. Dispositius lògic programables.
    1.1. Dispositius lògics programables simples (SPLD). Tecnologia de gravació i arquitectura interna.
    1.2. Dispositius lògics programables complexos (CPLD). Tecnologia de gravació i arquitectura interna. 
    1.3. FPGA.
    1.4. Introducció als sistemes encastats reconfigurables.
2.  Disseny de sistemes digitals combinacionals.
    2.1. Introducció al Disseny Digital.
    2.2. Disseny Digital basat en llenguatges de descripció hardware.
    2.3. Estudi concret d'un llenguatge descripció hardware.
    2.4. Disseny de subsistemes combinacionals típics.
    2.5. Disseny circuits aritmètics.
3. Disseny de sistemes digitals seqüencials.
    3.1 Disseny de subsistemes seqüencials típics.
    3.2. Disseny circuits aritmètics seqüencials i segmentats.
    3.3.  Disseny de sistemes digitals amb unitat de control.



Temari pràctic.

Pràctica 1. Entorn CAD / EDA del laboratori.

Pràctica 2. Ús d'analitzadors lògic per depuració maquinari

Pràctica 3. Anàlisi d'un sistema digitale senzill.

Pràctica 4. Interfície de teclat.

Pràctica 5. Interfície sèrie.

Pràctica 6: Sistema encastada reconfigurable senzill.

Universitat Jaume I CIF: Q-6250003-H Av. Vicent Sos Baynat, s/n 12071 Castelló de la Plana, Espanya
Tel.: +34 964 72 80 00 Fax: +34 964 72 90 16